BIPOLAR JUNCTION TRANSISTOR EXHIBITING IMPROVED BETA AND PUNCH THROUGH CHARACTERISTICS

Patent number:

JP7501181T

Publication date:

1995-02-02

Inventor:
Applicant:
Classification:

- international:

H01L21/331; H01L29/73

- european:

H01L21/331F; H01L29/10B; H01L29/36; H01L29/732

Application number: JP19920507854 19921019

Priority number(s): WO1992US08905 19921019; US19910780640

19911023


Also published as:

WO9308599 (A EP0609351 (A1 EP0609351 (A4

Report a data error he

Abstract not available for JP7501181T
Abstract of corresponding document: **WO9308599**

A bipolar transistor having an emitter (25), a base (31), and a collector (30) includes an intrinsic base (33) region having narrow side areas (p-) and a wider central area (37). The side areas are located adjacent to the extrinsic base region (31), while the central area (37) is disposed underneath the emitter (25). The lateral doping profile of the base is tailored so that the doping concentrations in the extrinsic region (31) and the central area (37) are relatively high compared to the doping concentration of the narrow side areas (p-) of the intrinsic base (33). The combination of the narrow side areas (p-) and the lateral base doping profile constrains the depletion region within the base thereby lowering punch-through voltage of the transistor without loss of beta.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公表特許公報(A) (11)特許出願公表番号

特表平7-501181

(43)公表日 平成7年(1995)2月2日

(51) Int. C I. 6

識別記号 广内整理番号 FΙ

HOIL 21/331 HOIL 29/73

> 21/331 H 0 1 L HOIL 29/73

審査請求 未請求

(全8頁)

(21)出願番号 特願平5-507854

(86)(22)出願日

平成4年(1992)10月19日

(85)翻訳文提出日

平成6年(1994)4月22日

(86)国際出願番号

PCT/US92/08905

(87)国際公開番号

W093/08599

(87)国際公開日

平成5年(1993)4月29日

(31)優先権主張番号

780, 640

(32)優先日

1991年10月23日

(33)優先権主張国

アメリカ合衆国(US)

(71)出願人 マイクロユニティ システムズ エンジニ

アリング, インコーポレイテッド

アメリカ合衆国 カリフォルニア州 940

89 サニーベール, スイート410 キャス

ピン ドライブ 255

(72)発明者 マシューズ, ジェイムス エイ.

アメリカ合衆国 カリフォルニア州 950

35 ミルピタス、アルコスタ ドライブ

878


(74)代理人 大塚 康徳 (外1名)

最終頁に続く

(54) 【発明の名称】ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ

(57)【要約】 (修正有)

エミッタ (25)、ペース (81)、コレクタ (30) を備えるパイポーラトランジスタは、狭いサイド領域 (p*) とより広い中央領域 (37)を備えるイントリン シックペース (33) 領域を含む。サイド領域は、イク ストリンシックペース領域(31)に隣接して配置され る。その時、中央領域(37)は、エミッタ(25)の 下に配置される。ベースの水平ドーピングプロファイル は、イクストリンシック領域(31)と中央領域(37) でのドーピング機度が、イントリンシックペース(33) の狭いサイド領域 (p-)のドーピング適度に比較して相 対的に高くなるように構築される。狭いサイド領域 (p-) と水平ペースドーピングプロファイルの組み合わ せは、ベース内に空乏領域を抑制する。そのことによっ て、トランジスタのパンチスルー電圧をベータのロスな しに低くできる。



【特許請求の範囲】

1. 第1伝導型のエミッタと、

前記第1伝導型のコレクタと、

前記エミッタを水平に配置したイクストリンシック領域と、前記コレクタから前 記エミッタを垂直に分離するインドりンシック領域を有する第2伝導型のペース とを備え、

前記インドリンシック領域は、前記イクストリンシック領域に隣接するサイド領域と、前記エミッタ下に配置される中央領域とを有し、前記ベースの水平ドーピングプロファイルほ、前記イクストリンシック領域と前記中央領域のトービング濃度が、前記インドリンシックベースの前記サイド領域のドーピング濃度に比べて相対的に高くなっていることを特徴とするバイポーラトランジスタ。

- 2. 前記第1伝導型はn型であり、前記第2伝導型はp型であることを特徴とする請求項1に記載のトランジスタ。
- 3. 前記第1伝導型はp型であり、前記第2伝導型はn型であることを特徴とする請求項1に記載のトランジスタ。
- 4. 前記トランジスタのパンチスルー電圧をあげるために、前記サイド領域は、 形成される空乏層を抑制するのに十分に狭いことを特徴とする請求項2あるいは 請求項3に記載のトランジスタ。
- 5. 前記サイド領域は、およそ 0. 05ミクロン幅であることを特徴とする請求項4に記載のトランジスタ。
- 6. 前記イクストリンシック領域と前記中央領域の前記ドーピング濃度は、およそ1×1018 a t o m s / c m 3 であることを特徴とする請求項 5 に記載のトランジスタ7. 前記インドリンシックベースの前記領域のドーピング濃度は、1×1016 a t o m s / c m 3 であることを特徴とする請求項 6 に記載のトランジスタ。
- 8. 第1伝導型のコレクタ領域と、

前記第1伝導型のエミッタ領域と、

第1のドーピング濃度レベルに重くドープされ、また、前記エミッタ領域あたり に水平に配置された第2伝道型のイクストリンシックベース領域と、前記エミッ タ領域下で、かつ前記コレクタ領域の上に配置された前記第2の伝導型のインドリンシックベーす領域とを備え、前記第2伝導型の前記インドリンシックベース領域は、前記エミッタ領域下でかつ前記コレクタ領域の上に配置され、前記イクストリンシックベース領域に隣接する前記サイド領域内に第2のドーピング濃度レベルと、前記エミッタ直下の中央領域に第3のドーピング濃度レベルを有し、前記第2のドーピング濃度レベルは、前記第1のドーピングででは、前記第2のドーピング濃度レベルは、前記第2のドーピング濃度レベルは、前記第2のドーピング濃度レベルより高い

ことを特徴とする半導体サブストレートに形成されたバイポーラジャンクショントランジスタ(BJT)。

- 9. 前記第1伝導型はn型であり、前記第2伝導型はp型であることを特徴とする請求項8に記載のBJT。
- 10. 前記第1伝導型はp型であり、前記第2伝導型はn型であることを特徴とする請求項8に記載のBJT。
- 11. 前記トランジスタのパンチスルー電流が減らされるように前記サイド領域内の空乏層を抑制するために、前記インドリンシックベース領域の前記サイド領域は十分に狭いことを特徴とする請求項9あるいは請求項10に記載のBJT12. 前記サイド領域は、およそ0.05ミクロン幅であることを特徴とする請求項8に記載のBJT。
- 13. 前記第1と第3のドーピング濃度レベルは、およそ 1×1018 atoms/cm3であることを特徴とする請求項12に記載のBJT。
- 14. 前記第2のドーピング濃度レベルは、 1×1018 atoms/cm3であることを特徴とする請求項10に記載のBJT。
- 15. 第1伝導型のエミッタと、

前記エミッタとpnジャンクションを形成する第2伝導型のベースと、前記ペースとpnジャンクションを形成する前記第1伝導型のコレクタを備え、前記ベースは、パンチスルー電圧を増加させるために、前記ベースへのベースーコレクタ空乏層領域の拡張を抑制するドーピング手段を備えることを特徴とするバイポーラジャンクショントランジスタ(BJT)。

- 16. 前記第1伝導型はn型であり、前記第2伝導型はp型であることを特徴と する請求項15に記載のバイポーラジャンクショントランジスタ(BJT)。
- 17. 前記第1伝導型はp型であり、前記第2伝導型はn型であることを特徴と する請求項15に記載のバイポーラジャンクショントランジスタ(BJT)。
- 18. 前記ドーピング手段は、より重くドープされた1対の領域間に限定された 軽くドープされた空間を備えることを特徴とする請求項16あるいは請求項17 に記載のバイポーラジャンクショントランジスタ(BJT)。
- 19. 前記サイド空間は、およそ0. 05ミクロン幅であることを特徴とする請求項18に記載のBJT。
- 20. 前記空間は、前記エミッタ周辺に配置されることを特徴とする請求項19 に記載のBJT。
- 21. シリコンサブストレート内にコレクタ領域を形成する工程と、インドリンシック領域より重くドープされたイクストリンシックベース領域と、前記インドリンシックベース領域を形成する工程と、より軽くドープされたサイド領域によって前記イクストリンシック領域から分離した重くドープされた中央領域を形成するために、ドープ剤を前記インドリンシック領域に注入する工程と、

前記インドリンシックベース領域の前記中央領域の上あたりに配置され、前記イクストリンシックベース領域によって水平方向を囲まれたエミッタ領域を形成する工程と

を備えることを特徴とするシりコンサブストレートにバイポーラジャンクショントランジスタを構築する方法。

- 22. 前記サイド空間は、およそ0.05ミクロン幅であることを特徴とする請求項21に記載のシリコンサブストレートにバイポーラジャンクショントランジスタを構築する方法。
- 23. 前記注入する工程は、

前記インドリンシックベース領域上のマスキング層に窓を形成し、p型ドープ剤 を前記インドリンシック領域に注入することを特徴とする請求項21に記載のシ リコンサブストレートにバイポーラジャンクショントランジスタを構築する方法

- 24. 前記エミッタ領域を形成する工程は、前記窓を通してn型ドープ剤を注入する工程を備えることを特徴とする請求項21に記載のシリコンサブストレートにバイポーラジャンクショントランジスタを構築する方法。
- 25. 前記エミッタ領域を形成する工程は、前記窓を通してn型ドープ剤を拡散する工程を備えることを特徴とする請求項24に記載のシりコンサブストレートにバイポーラジャンクショントランジスタを構築する方法。
- 26. サブストレートを供給する工程と、前記サブストレート内にコレクタ領域 を形成する工程と、前記コレクタ領域の上に配置されたベース領域に、第1のドープ剤を用いて重いドーピングを行う工程と、

前記ベース領域上に窓を提供するために、マスキング層をバターニングする工程 と、

前記窓を通して前記ベース領域に補償ドープ剤を注入する工程と、前記ベース領域内のより重くドープされた領域によって囲まれる相対的に軽くドープされた領域を形成するために、第2のドープ剤の水平拡散を、前記補償ドープ剤の水平拡散より小さくして、前記第2のドープ剤を前記ベース領域に注入する工程と、少なくとも前記窪くドープされた領域までエミッタ領域を水平拡張させ、前記ベ

ース領域上に、前記エミッタ領域を形成する工程と、を備えることを特徴とする 改良されたベータとパンチスルー特性をもつバイポーラジャンクショントランジ スタを構築する方法。

- 27. 前記第1のドープ剤と前記第2のドープ剤はp型であり、前記補償ドープ剤はn型であることを特徴とする請求項26に記載のバイポーラジャンクショントランジスタを構築する方法。
- 28. 前記パターニングする工程は、

前記サブストレート上に耐火性のマスキング層を置く工程と、前記窓を形成する ための前記マスキング層をパターニングする工程と、を備えることを特徴とする 請求項27に記載のバイポーラジャンクショントランジスタを構築する方法。

29. 前記耐火性のマスキング層は、

2酸化シリコンであることを特徴とする請求項28に記載のバイポーラジャンクショントランジスタを構築する方法。

30. 前記第2のドープ剤は、

前記窓を通して前記ベース領域に注入されることを特徴とする請求項 2 9 に記載のバイポーラジャンクショントランジスタを構築する方法。

31. 前記補償ドープ剤は、

イオン注入によって前記ベース領域に注入されることを特徴とする請求項30に 記載のバイポーラジャンクショントランジスタを構築する方法。

32. 前記エミッタ領域は、

他のマスキング層を通して拡散によって形成されることを特徴とする請求項31 に記載のバイポーラジャンクショントランジスタを構築する方法。

【発明の詳細な説明】

[発明の名称]

ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ

[発明の分野]

本発明は、バイポーラジャンクショントランジスタデバイス構造の分野に関する

[発明の背景]

現在の高速バイポーラジャンクショントランジスタ (B J T) は、一般的に、高ベータ (例えば、順方向電流ゲイン) と高ベースパンチスルー抵抗に関する競合関係に制約を受けている。

パンチスルーは、十分す高コレクターベース電圧V cbで、ニュートラルなベース幅がゼロに近づくように狭められる効果と関連する。ニュートラルなベース幅がゼロに近づ(ように狭められると、コレクターベース空乏領域は、エミッターベース空乏領域と直接的に連絡する。この時点で、コレクタは効率的にエミッタと短絡し大電流が流れる。

ベータとパンチスルー電圧の効果の両方は、ベースチャージQb を通して結合される。バイポーラトランジスタのベース領域での全チャージは、ドーピング濃度 N^* とベース幅wbの積によって決められる。Qbを下げることは、ベータを上げ、また同時に、パンチスルー電圧を下げる。洋、に、Qbを上げることはベー

タを下げ、結果としてパンチスルー電圧をより上げる。高ベータと高パンチスルー抵抗間のトレードオフは、長年、シリコンバイポーラトランジスタの基本的特徴であった。

過去に、研究者達は、エミッタ、ベースとその両方のバンドギャップ特性を変えることによって、ベータとパンチスル一電圧の競合効果を切り離す試みを行ってきた。ベースでのバンドギャップを下げることは、例えば、シリコンゲルマニウム(SiGe)合金の利用によって、許容できるパンチスル一電圧で好適なベータ値を生み出す。他方、エミッタ領域のバンドギャップを上げるために、シリコンカーボイド(SiC)合金を利用する実験は、好適な結果を生み出している。今日、"生成されたバンドギャップ "構造の特性をさらに上げるために、その技術に携わる人達によって、重要な研究がなされている。

エミッタ領域とベース領域のバンドギャップを生成する努力が、印象的な結果を生み出す一方、これらの結果は、かなりのコストをかけることなしに生み出されることはなかった。シリコンゲルマニウムやシリコンカーバイドのような合金セミコンダクタを用いたことの欠点の一つは、そのような合金を形成するには、一般に、新型の処理装置を必要とする。例えば、ヘテロジャンクションエピタキシャル層は、分子ビームエピタキシー(MBE)として知られている技術を使って成長される。この方法では、サブストレートは高真空度中に置かれ、分子ビームあるいは構成原子の原子ビームが照射される。

しかしながら、MBE装置の主な問題は、極端に低い成長率(約、1ミクロン/hr)で、また、製造環境を操作することは非常に難しく、高い費用がかかることである。さらに、ヘテロジャンクション合金を形成するためのMBHのような技術は、一般に、現代的な処理装置とその構造(例えば、B1CMOSプロセス)とコンパチビリティがない。これらの制限の観点から、MBEのような先端のエピタキシャル成長技術は、研究施設や特殊なアプリケーション(例えば、マイクロ波増幅デバイス)に限られてきた。ここで、集積レベルはきびしく制限されており、その製造量は同様に小さい。このように、通常のシリコン処理装置とその技術を用いて製造したバイポーラトランジスタで、高ベータと高パンチスル本発明は、ホモジャンクションバイポーラデバイスでの高ベータと高パンチスルー

電圧を同時に達成する問題を解決するものである。さらに、本発明によれば、その新しいデバイス構造は、通常のシリコン処理装置とリソグラフィー技術を用いて、容易に作られる。さらに、本発明は、大電流で大量生産が可能なセミコンダクタ製造装置によく適している。

「発明の要約]

エミッタ、ベース、コレクタの各領域を備えるホモジャンクションバイポーラトランジスタについて記述されている。第4の実施例では、ベース領域は、エミッタ領域について水平に配置されるイントリンシック領域と、垂直にエミッタをコレクタから分離するイントリンシック領域を含む。そのイントリンシック領域は、さらにイントリンシック領域に隣接するサイド領域と、一般にエミッタの下に配置される中央領域を含む。重要なことには、ベースの水平のドーピングプロファイルは、イクス) IJンシック領域と中央領域でのドーピング濃度が相対的にイントリンシックベースのサイド領域のドーピング濃度に比べて高く設定されている。

本発明によれば、そのサイド領域は、ベースを横切る水平のドーピングプロファイルが、そのサイド領域内に形成される空乏領域を拘束するように、狭く作られる。ベースへのコレクタ空乏領域の拡張を減らすことは、ベータに対して逆の影響なしに、トランジスタのパンチスルー電圧を上げる有益な効果がある。

[図面の簡単な説明]

本発明は、実施例を示すことによって描写されるが、添付図面の図に制限されるものではない。ここでは、似たような参照が、似ている要素を示す。

図1は、1つの1次元系でのドーピング機能として、空乏層幅を描く図である図 2Aは、重くドープされた半導体サンプルと軽くドープされた半導体サンプルを 結合する1次元系に対応して、期待される結果を描いた図である。

する2次元系によって予測され達成された実際の結果を描いた図である。

図3Aは、単純な1次元系で、2つの重くドープされたPNジャンクション間に サンドイッチされた、薄く、軽くドープされたPNジャンクションを描いた図で ある。

図3Bは、2次元系下で、図3の構造に対して予測された結果を描く図である図

3 Cは、p型材料中で、高-低一高の水平ドーピングプロファイルを有する 3 層の半導体構造に対する空乏領域を示す図である。

ここで、空乏層は、図30に2次元系で描かれていることに注意してほしい。

図4Aは、従来のバイポーラジャンクショントランジスタ構造の断面図を示す図4Bは、図4AのA-A'線で切断されたトランジスタの水平ドーピングプロファイルを描いた図である。

[好適な実施例の詳細な説明]

次の記述では、新しいバイポーラジャンクショントランジスタデバイス構造が開示される。ここでは、本発明を徹底的に理解してもらうために、詳細なドーピングレベル、プロセス工程、ディメンジョン等の具体的な詳細を公開する。しかしながら、これらの具体的詳細は、本発明を実践するためには使われないかもしれないということは、この技術に精通している人にとって明かなことである。他の例では、不必要に本発明を曖昧にすることを避けるために、よく知られている構造とその処理技術については詳細に示していない。

本発明のメカニズムをよりよく理解してもらうために、基本的半導体物性の簡単な議論は有益である。図1を参照して、PNジャンクションの一方のサイドに形成された空乏領域の幅Wdにドーピング濃度の効果を示す。図1は、重<p"領域とnー領域をもつ重くドープされたジャンクションと、中位にドープされたジャンクションと、pー材料とnー材料をもつ軽くドープされたジャンクションとを描いている。図1から明かなように、幅Wdは、ドーピングを減らすとともに広がる。

図2Aは、単純な1次元半導体系に従って、重くドープされたサンプルを軽くドープされたサンプルに結合させた効果を描いている。標準のバイポーラトランジスタの一般動作を予測するために、1次元トランジスタ系は、過去に使われている。1次元物性系は、2つの異ってドープされた材料間のジャンクションでの空乏層幅の不連続性を予測していることに注意されたい。より正確な2次元系は、2つの異なってドープされたサンプル間の狭いインターフェイス領域内の空乏層幅の形を正確に予測するために必要とされる。図2Bでは、軽くドープされた材料と重くドープされた材料間の実際のジャンクションが、有限遷移領域11によ

って示される。

少しばかりより複雑なケースが、図3の3A~3Cに描かれている。ここで、薄く軽くドープされたPNジャンクションが、2つのより広く、より重くドープされたPNジャンクション間にサンドイッチされた様子が示されている。重くドープされたサンプルは、領域13と領域15によって示されている。また、薄く軽くドープされたサンプルが領域14として示されている。1次元系では、前もって、軽くドープされたサンプルと重くドープされたサンプル間の遷移領域で起こる空乏層幅の変化をとらえることはできない。しかしながら、図3Bの2次元での結果は、重要な新しい効果を描いている。

図3Bでは、軽くドープされたサンプル14での空乏層幅は、1次元系で予測されたほど、p ー領域とn ー領域へ拡張しないことに注意されたい。もし、領域14の厚さが十分小さい(例えば、約0, 1 ミクロン幅のオーダで)と、この狭いサンプルの空乏領域は、完全な1次元幅まで拡張することが抑制される。空乏領域が減る量は、図3Bでは Δ Wdとして描かれている。

より広くより重くドープされたサンプルによって囲まれた、薄く狭く軽くドープされたサンプル内で空乏幅が抑制される現象は、本発明のキーコンセプトである。この効果は、図3Bに示される特定構造に制限されないことに注意されたい。同じ効果が、PNジャンクションの一方のサイドだけが軽くドープされる薄いサンプルを用いることで達成される。この状態は、図30に示される。

図30では、領域14のPNジャンクションの一方のサイドが、重くドープされて (例えば、n+) おり、他方のサイドは軽くドープされて (例えば、p-) いる。言い替えれば、ジャンクションのアクセプタサイドは、中央領域14内で突然変化する水平のプロファイルをもつ。

図30の構造では、ドーピング濃度は領域13.14.15に渡って広範囲に均一であるので、ジャンクションのドナー(p型)サイド上のテ:プリション領域は、最小の影響を受ける。他方、アクセプタ(p型)サイド上の空乏領域は、領域14に渡って変化する。ここで、重要な点は、バイポーラジャンクショントランジスタのベースでの、似たようなp""/p-/p"水平ドーピングプロファイルを構築することによって、高ベータを同時に維持しながら、薄く軽(ドープ

されたベース領域内のパンチスルーを減らすことが可能であるということである。即ち、本発明のポイントは、前述の達成できない目標、即ち、ホモジャンクションバイポーラトランジスタで、高パーフォーマンスな高ベータと高パンチスルー電圧を達成するために、ベース領域に渡る水平ドーピングプロファイルを作ることに関する。

図4Aは、従来技術のバイポーラトランジスタの断面図である。図4Aのトランジスタは、半導体サブストレートに形成されたコレクタ領域20を含む。コレクタ領域は、標準的にはN型が重くドープされる。

n コレクタ領域直上は、イクストリンシックベース領域 2 1 とイントリンシックベース領域 2 3 を備えるベース領域である。デバイスのベース抵抗を下げるために、イントリンシック領域はp型のドープ剤が重くドープされている。

対照的に、高順方向電流ゲインを提供するために、イン) IJンシックベース 領域 23 (エミッタ 25 の n 1 の直下に配置されている)は、軽くドープされている。図 4 へのバイポーラトランジスタの基礎的動作原理は、よく理解されており、そのため、このアプリケーションでは詳細は説明しない。

図4Bは、図4Aのトランジスタの水平のディメンジョンからベース領域を横断するドーピング濃度NAのプロットである。ライン26は、カットライン $\Delta-\Delta$ 、上での水平のドーピングプロファイルを示す。イントリンシックベース領域対イクストリンシックベース領域の異なるドーピング濃度は、イントリンシックベース領域23内の相対的により低いドーピング濃度レベルに反映される。

 広げたり、そのドーピングを増加させることは、ベータを低くし速度を下げるだけで、パンチスルー電圧を上げる。

本発明のデバイス構造は、図 5 A - 5 Cに描かれている。本発明での構造と従来技術での構造で、最も著しく異なる点は、重くドープされた中央のイン) I Jンシックベース領域 3 7 の存在である。中央のベース領域 3 7 は、相対的に軽くドープされたイントリンシックベース領域 3 3 によって、イクストリンシックベース領域 3 7 は、両方ともエミッタ 2 5 の下に配置される。同時に、イクストリンシックベース領域 3 1 とイントリンシックベース領域 3 3 と中央のベース領域 3 7 は、全てコレクタ領域 3 0 の上に配置される。

本発明の好適な実施例では、エミッタ領域 25 は、はぼ $0.2 \sim 0.3$ ミクロン幅で、約 0.05 ミクロンの深さに形成されている。通常のベース幅は、約 0.1 ミクロンである。イクストリンシック 0.1 中で、初のシリコンサブストレートへの拡散によって形成される。本実施例では、耐イクストリンシックベース領域 0.1 1 1 0.1 1 1 1 1 1 2 1 2 2 0 温度のイオン注入がなされる。イントリンシックベース領域 0.1 3 3 はまた、典型的には、マスキング層を通してイオン注入によって形成される。好ましくは、ベース領域 0.1 3 3 は、約 0.1 2 1 0.1 2 0.1 2 0.1 3 3 は、2 0.1 3 2 0.1 4 0.1 3 3 2 0.1 4 0.1 6 0.1 6 0.1 7 0.1 8 0.1 9 0.1

本発明の主な特徴は、ベース領域を横断する水平のドーピングプロファイルが、標準のBJTに比較してより高く変えられているということである。好ましくは、イントリンシックベース内のドーピング量(これから、全チャージQb)が通常の約5分の1に減らされる。それから、局所的に重くドープされたp3領域37を生成するために、第2のベース注入工程が、イントリンシックベース領域33の中央上に配置されるマスキング層を通して実行される。領域37に対する注入は、通常エミッタ35の形成に先だって実行される。本実施例では、エミッタ35を形成するために使われたマスキング層はまた、領域37の注入のために使われる。

局所的p+領領域7は、好ましくは標準のイントリンシックベースチャージレベ

ルの約2倍にドープされる。領域37の注入後、デバイスはエミッタ35の注入 や拡散に先だって、選択的にアニーリングサイクルが実行される。図5Aの構造 を構築する方法は数多くあることはよく知られており、本発明は、幅広い構築技 術とプロセス技術を使うことができるであろう。それ故、本発明は、記述した特 定の実施例に限定されることはない。。

図5八に描かれている基本的特徴は、中央領域37を備えることが、根本的にベース領域の水平のドーピングプロファイルを変えることである。具体的に言えば、領域37を備えることは、軽くドープされたイン)IJンシックベース領域のとても狭い領域を生成し、その領域37はより重くドープされたイクストリンシックベース領域と中央のベース領域によって囲まれる。この基本的構造の改良は、ベータに逆の影響を与えることなくパンチスルー電圧特性を改良する。

図5 Bは、図5へのトランジスタ構造に対する水平のドーピングプロファイルを示す。ここで、ドーピング濃度は、狭い間隔(pつ 3 9内では非常に低くなり、イクストリンシックベース領域(p+)31を中央のベース領域(pa37から分離することに注意されたい。中央領域37では、ドーピング濃度はライン38によって示され、イクストリンシックベース領域33のドーピング濃度より非常に高くなるということを示している。本実施例では、領域37のドーピング濃度は、イクストリンシックベース領域31に関するドーピング濃度よりわずかに低いが、それらの領域にはほぼ同じ量がドープされてもよい。

 バイポーラ構造のものよりかなり広いということに注意されたい。図5へ一図50の構造は、基本的に、より重くドープされた中央ベース領域して、図30に類似するように、効率的にコレクタ空乏領域を後退させる。本発明のトランジスタ構造は、エミッタのエツジの近くの、狭く軽くドープされたベース領域、例えば、間隔39によって支配されている。間隔39の一方のサイドの近くのp+領領域効果のために、パンチスルー電流は大きく減らされる。小さいエミッターベース間隔39内へのより軽いドーピングのために、pnジャンクションのポテンシャル障壁の高さが、領域37と領域31に比較して、この領域内で低くなる。そして、順方向ベータは、これらの小さく軽くドープされた領域によって支配され、著しく増大する。

上述したように空乏領域を抑制することは、ベース電流が高抵抗ピンチトペース(the high resistance pinched base)に水平に流れることによって引き起こされる電圧降下による古典的なエミッタエツジ効果とは無関係である。むしろ、インチスルー電流の劇的な減少と同時に起こるベータの増大は、エミッタ下に重くドープされた/わずかにドープされた/重くドープされた水平基準のプロファイルによって、コレクターベース空乏領域の拡張を確実に制限することになる。

本実施例では、この間隔は極端に小さく、約0.05 ミクロン幅である。

また、ゲインの全増加のために、最大動作周波数(例えば、F、)はまた、著しく改良される。-例として、現在の最新技術のシリコンホモジャンクションバイポーラトランジスタは一般に、3 ボルトのコレクタ電圧で約1 ナノアンペアのパンチスルー電流に対して、約1 0 0 の最大ベータをもつ。このデバイスの標準的下しは、およそ4 0 GH z である。対照的に、本発明に基づいて構築されたデバイスは、約5 0 0 のベータ、3 ボルトで約1 ピコアンペアのパンチスルー電流、5 5 GH z に近い下、を示す。さらに、ベース抵抗とベースーコレクタ容量は、だいたい従来構造のものと同じである。軽くドープされた領域(ここでは、大多数のエミッタ電流が順方向バイアス下で注入される)のより小さいポテンシャル障壁のために、本発明のバイポーラトランジスタのターンオン電圧、即ちV b e はわずかに減少する。

本発明の他の重要な優位点は、図5へ-図50のバイポーラトランジスタが、コレクタ電圧が5Vで十分実行できるということである。コレクターエミッタ電圧が5Vでは、はんの1ナノアンペアのパンチスルー電流で、デバイスのF、が約60GHzまで上がる。エミッタ直下の埋め込み層に狭いスパイクを加えることで、トランジスタの周波数特性を、さらに改良することができる。これは、ベースコレクタ容量の著しい増大なしに、コレクタ走行時間を減らす手段となる。

既存のバイポーラトランジスタのパフォーマンスの改良に加えて、本発明は、将来のBJTのスケーラビリティを著しく拡張することを保証する。この技術を使って、例えば、トランジスタを、電圧供給を減らすことなしに、より大きく積極的にスケーリングすることができる。このように、本発明は、標準の供給電圧でのコンパチビリティをもち、システムコストを可能な限り低く抑えることができる。

本発明は、具体的にハイスピードバイポーラトランジスタのパフォーマンスを改良するために、空乏領域を制御するコンセプトを具体化しているが、この技術はまた、より一般に他のアプリケーションに適用できる。言い替えれば、より重くドープされた領域によって囲まれた狭く軽くドープされた領域の形成は、その軽くドープされた領域内の関連空乏領域の拡張が減らし、間違いなく他の半導体デバイス構造で役にたつことがわかっている。例えば、同じコンセプトを、上述した型に似ているが、反対の伝導型をもつ構造のpnpデバイスのパフォーマンスを改良するために使うことができる。しかしながら、どちらかの場合において、空乏幅の拡張の効果的削減を行うのに、その間隔が、およそ0.10ミクロン(または、より小さい)幅でなければならないということはない。

さらに、上述した方法で構築されたベースドーピングプロファイルを形成する具体的技術は、利用できるであろう多くの処理方法の1つを示しているにすぎない。他の実施例では、より重くドープされた材料の連続したシートに配列された小さな穴とスロットの手段によって、より重くドープされた領域に囲まれた、軽くドープされた狭い間隔を形成するかもしれない。そのような代替え手段は、本発明の精神と範囲内で容易に考えられるものである。

図6へ-図6Dは、本発明の構造を構築するための一つの代替え方法を描いてい

る。例えば、図6Aは、従来の処理技術で形成したコレクタ領域30を描いている。重Xドープされたp◆領域46は、コレクタ領域30の直上に形成される。 領域46は、標準的には拡散やイオン注入によって形成される。マスキング層4 8は、重くドープされるp型領域46に対する窓に基づいて形成される。(層4 8に使われる耐火性のマスキング層の例は、2酸化シリコンである)。

マスキング層 4 8 のバターニングのつぎに、軽くドープされたpー領域 5 1 を形成するために、補償ドープ剤がサブストレートに注入される。これは、図 6 Bに矢印 5 0 で示されている。無論、補償ドープ剤は、拡散かイオン注入の一方によって注入される。それから、マスキング層 4 8 の窓よりわずかに大きい補償された領域 5 1 を形成するために、ドープ剤が水平に拡散される。代わりに、領域 5 1 よりわずかに大きい水平の面積を作るために、補償ドープ剤を斜めにイオン注入するか、水平の注大敗乱を行う方法が信頼できる方法である。

そして、耐火性マスキング層 4 8 なしに、追加のドープ剤がシリコンサブストレートに注入されるか拡散される。これは、図 6 0 に矢印 5 1 で示されている。

標準的には、領域 4.6 を形成するために使われるドープ剤は、領域 5.2 を形成するために使われるものと同じである。即ち、領域 5.2 と領域 4.6 のドーピング濃度は、はとんど同じである。しかしながら、領域 5.2 の水平拡散や拡張は、領域 5.1 に関連する領域より小さいということが重要である。これは、狭ぐ軽くドープされた領域 5.1 が領域 5.2 の周辺あたりに形成されることを確実にする。B J Tのために、領域 5.2 が、より高濃度にドープされた中央イントリンシックベース領域を形成することはすでに周知のことである。

ベース領域を完成させるために、マスキング層 48 は取り除かれ、エミッタ 55 は、従来の写真技術を使って形成される。その技術を実践している人は、上述の方法が、小さいことが要求される領域 51 を形成するために、制御が容易な拡散や注入プロセスに信頼のある前述のプロセスに関して、かなり有効な点をもつことを正しく評価できるであろう。

本発明は、ある実施例と共に記述されているが、本発明は、他の様々な方法で注入されてもよいことは正しく理解されるであろう。例えば、類似の改良された特性を有するpnp)ランジスタは、p型頭域とn型領域を反転することによって

、本発明に対応することがわかるであろう。結局、図によって示され、説明された特定の実施例は、決してこれに限定するものではない。これら実施例の詳細への言及は、本発明に対して基本的とみなされる特徴についてだけ列挙している請求の範囲を制限するものではない。

--1 h-H

1次元理論

(B)

2次元理論

図 2

(A)

1次元理論。

(B)

2次元理論

(C)

2次元理論

図 3

(A)

(C)

(A)

(C)

図 6

フロントページの続き

(81)指定国 EP(AT、BE、CH, DE。

DK、ES、FR、GB、GR、IE、IT、LU、MC、NL、SE)、0A
(BF、BJ、CF、CG、CI、CM、GA、GN、ML、MR、
SN、TD、TG)、AT、AU、BB、BG、BR,CA、
CH、C3°DE、DK、ES、FI、GB、HU、JP、KP、KR、LK、
LU、MG、MN、MW、NL、No、PL、RO、RU、SD、SE

(19)日本国特斯庁 (JP) (12) 公表特許公報 (A)

(11)特許出願公表番号 特表平7-501181

第7部門第2区分

(43)公表日 平成7年(1995)2月2日

(51) Int.Cl.*

識別配号 庁内整理番号 FΙ

HO1L 21/331

29/73

8427 -4 M

H01L 29/72

審査請求 未請求 予備審査請求 有 (全 8 頁)

特願平5-507854 (21)出願番号 平成4年(1992)10月19日 (86) (22)出顧日 平成6年(1994)4月22日 (85) 翻訳文提出日 PCT/US92/08905 (86)国際出願番号 WO93/08599 (87)国際公開番号 平成5年(1993)4月29日 (87)国際公開日 (31)優先權主張番号 780,640 1991年10月23日 (32)優先日 米国(US) (33)優先権主張国

(71)出願人 マイクロユニティ システムズ エンジニ アリング, インコーポレイテッド アメリカ合衆国 カリフォルニア州 94089 サニーペール,スイート410 キャ スピン ドライプ 255

(72)発明者 マシューズ、ジェイムス エイ. アメリカ合衆国 カリフォルニア州 95035 ミルピタス、アルコスタ ドライ ブ 878


(74)代理人 弁理士 大塚 康徳 (外1名)

最終頁に続く

(54) 【発明の名称】 ペータ特性とパンチスルー特性を改良したパイポーラジャンクショントランジスタ

(修正有) (57)【要約】

エミッタ (25)、ペース (31)、コレクタ (30) を備えるバイポーラトランジスタは、狭いサイド領域 (p+) とより広い中央領域 (37)を備えるイントリン シックペース (33) 領域を含む。サイド領域は、イク ストリンシックペース領域(31)に隣接して配置され る。その時、中央領域(37)は、エミッタ(25)の 下に配置される。ベースの水平ドーピングプロファイル は、イクストリンシック領域(31)と中央領域(37) でのドーピング濃度が、イントリンシックベース(33) の狭いサイド領域 (p-)のドーピング濃度に比較して相 対的に高くなるように構築される。狭いサイド領域 (p:) と水平ベースドーピングプロファイルの組み合わ せは、ベース内に空乏領域を抑制する。そのことによっ て、トランジスタのパンチスルー電圧をペータのロスな しに低くできる。



特表平7-501181 (2)

第1のドーピング濃度レベルに重くドープされ、また、前記エミック領域あた りに水平に配置された第2伝導型のイクストリンシックペース保護と、 コンクタ 的記ェミッタ領域下で、かつ約記ごか2権領域の上に配置された検記策2の伝

運型のイントリンシックペース領域とを備え、

前記第2長導型の前記イントリンシックペース領域は、前記エミッタ領域下で かつ蛇配コレクタ領域の上に配置され、

前記イタストリンシックペース領域は、前記イタストリンシックペース領域に ្接受する前記サイド領域内に第2のドーピング進度レベルと、前記エミッタ直下 の中央領域に第3のドーピング護度レベルを存し、

前記第2のドーピング進度レベルは、前記第1のドーピングレベルよりかなり 低く、約配第3のドーピング装度レベルは、前配第2のドーピング装度レベルよ

ことを特徴とする半導体サブストレートに形成されたパイポーラジャンクション トランジスタ (BJT)。

- 9. 前記第1伝導型は n型であり、前記第2伝導型は p型であることを特徴と する請求項8に記載のBJT。
- 10. 前記第1伝導型はp型であり、前記第2伝導型はn型であることを特徴 とする請求項8に記載のBJT。
- 11. 前記トランジスタのパンテスルー電流が減らされるように前記サイド領 域内の空芝薦を抑制するために、約記イントリンシックペース領域の約記サイド 便域は十分に狭いことを参数とする時点項9あるいは技术項10に形成の7.5千
- 12、 前記サイド領域は、およそり、0.5ミクロン幅であることを特徴とする 請求項8に記載のBJT。
- 13. 前記第1と第3のドーピング機度レベルは、およそ l x l 0 **atoms/cm² であることを特徴とする時収項12に紀彼のBJT。
- 1.4. 前記第2のドーピング養度レベルは、1±101 atoms/cm2であること を特徴とする独立項 [作に記載のRIT。
- 15. 第1伝導型のエミッタと、

請求の貧困

1. 第1伝導型のエミッタと、

前記第1伝導型のコレタタと、

粒紀エミッタを水平に配置したイクストリンシック領域と、前記コレクタから 前記エミックを坐座に分離するイントリンシック領域を有する第2伝導型のペー

前記イントリンシック領域は、前記イタストリンシック領域に隣接するサイド 領域と、前記エミック下に配置される中央領域とを有し、

前記ペースの水平ドーピングプロファイルは、前記イクストリンシック領域と 前記中央領域のドーピング値度が、前記イントリンシックペースの前記サイド領 域のドーピング程度に比べて相対的に高くなっていることを特徴とするバイポー ラトランジスタ。

- 2. 前記第1伝導型はn型であり、前記第2伝導型はp型であることを特徴と する油食項 (に肥硬のトラングスタ。
- 3、 前記第1伝導型はヵ型であり、前記第2伝導型はヵ型であることを映像と する請求項1に記載のトランジスタ。
- 4. 前記トラングスタのパンチスルー電圧をあげるために、前記サイド領域は 、活成される空芝園を抑制するのに十分に狭いことを特徴とする請求項2あるい は請求項3に記載のトランジスタ。
- 5. 前記サイド領域は、およそり、05ミクロン値であることを特徴とする論 | 求項4に記載のトランジスタ。
 - 6. 韓紀イクストリンシック領域と前記中央領域の前記ヤービング連定は、お よそ 1 x 1 0 **atoms/ca²であることを特徴とする請求項 5 に記載のトランジスタ
 - 7. 前記イントリンシックペースの前記領域のドーピング議定は、1x10 ** atoma/cm*であることを特徴とする請求項 6 に記載のトラングスタ。
 - 8. 第1伝導型のコレクタ環境と、

前記載! 伝道型のエミッタ領域と、

的紀エミッタとpnジャンクションを迅成する第2伝導型のペースと、

前記ペースとpnリャンケションを形成する前記第1伝導型のコレケタを備え 、 前記ペースは、パンチスルー電圧を増加させるために、前記ペースへのペー ス-コレクタ空之階領域の拡張を抑制するドーピング手及を備えることを特徴と するパイポーラジャンタショントランジスタ(BJT)。

- 16. 前記第1伝導型はn型であり、前記第2伝導型はp型であることを特徴 とする請求項15に記憶のパイポーラジャンクショントランジスタ(BJT)。
- 17. 前記第1伝導型はp型であり、前記第2伝導型はπ型であることを特徴 とする時点項15に記憶のパイポーラジャンケショントランジスタ(BJT)。
- 18. 前記ドーピング手段は、より乗くドープされた1封の領域間に限定され た狂くドープされた空間を備えることを特徴とする請求項18あるいは請求項1 7 に記載のパイポーラジャンタショントランジスタ(BJT)。
- 18. 前記サイド空間は、およそり、0.5ミタロン幅であることを特徴とする 請求項18に記載のBJT。
- 20. 前記空間は、前記エミッタ周辺に配置されることを特徴とする請求項1 9 KEEQBJT.
- 21. クリコンサブストレート内にコレクタ領域を形成する工程と、

イントリンシック領域より置くドープされたイタストリンシックペース価値と 、前記イントリンシックペース領域を形成する工程と、

より軽くドープされたサイド領域によって前記イタストリンシック領域から分 難した重くドープされた中央価値を懸成するために、ドープ別を検記イントリン シック領域に住入する工程と、

前記イントリンシックペース機能の前記中央領域の上あたりに配置され、前記 イタストリンシックペース領域によって水平方向を囲まれたエミッタ領域を形成

を備えることを特徴とするシリコンサブストレートにパイポーラジャンクション トランジスタを構築する方法。

2.2. 前記サイド空間は、およそ0.05ミクロン報であることを特徴とする 請求項21に記載のシリコンサブストレートにバイポーラジャンクショントラン ジスタを横築する方法。

23. 解配性入する工程は、

的記イントリンシックペース領域上のマスキング層に恋を形成し、

p型ドープ剤を前記イントリンシック領域に注入することを特徴とする請求項 21に記載のシリコンサプストレートにパイポーラジャンタショントランジスタ を経筆する方法。

24. 前記エミック領域を形成する工程は、

前記念を通してn型ドープ剤を注入する工程を備えることを特徴とする絵象項 2 1に記載のシリコンサプストレートにパイポーラジャンタショントランジスタを 権勢する方性。

25. 前記エミッタ領域を形成する工程は、

前記波を通してヵ型ドープ羽を拡散する工程を備えることを特徴とする請求項? 4に記載のシリコンサブストレートにパイポーラジャンクショントランジスタモ 構造する方法。

2.6. サブストレートを保給する工程と、

前記サブストレート内にコレタタ領域を形成する工程と、

的記コレクタ領域の上に配置されたペース領域に、第1のドープ射を用いて重 いと一ピングを行う工程と、

前記ペース領域上に恵を提供するために、マスキング層をパターニングする工 程と、

的記念を通して前記ペース領域に補償ドープ利を住入する工程と、

前記ペース領域内のより重くドープされた領域によって囲まれる相対的に軽く ドープされた領域を形成するために、第2のドープ剤の水平拡散を、前配補債ド ~プ州の水平拡散より小さくして、前記第2のドープ剤を前記ペース領域に往入 する工程と、

少なくとも前記性くドープされた領域までエミッタ領域を水平拡張させ、前記 ペース領域上に、前記エミック領域を形成する工程と、

を望えることを特徴とする改良されたペータとパンチスルー特性をもつパイポー

特表平7-501181 (3)

ラジャンクショントランジスタを構築する方法。

27. 前記第1のドープ剤と前記第2のドープ剤はp型であり、前記機像ドープ剤はp型であることを特徴とする請求項28に配数のパイポーラジャンタショントランジスタを構整する方法。

28. 前記パターニングする工程は、

前記すプストレート上に耐火性のマスキング節を置く工程と、

前記室を形成するための前記マスキング屋をパターニングする工程と、 を備えることを特徴とする前次項27に記載のパイポーラジャンクショントラン グスタを模倣する方法。

29. 前記耐火性のマスキング器は、

2 酸化シリコンであることを特徴とする資水項 2 8 に記載のパイポーラジャンクショントランジスタを視覚する方法。

3.0。 前記第2のドープ剤は、

約記念を通して約記ペース保証に住入されることを特徴とする請求項2 9に記載 のパイポーラジャンタショントランジスタを構築する方法。

31. 前記補償ドープ製は、

イオン住人によって前記ペース保護に住人されることを特徴とする請求項30に 記載のパイポーラジャンクショントラングスタを構築する方法。

3.2. 強記エミック領域は、

住のマスキング圏を選して弦散によって形成されることを特徴とする詩泉項31 に記載のパイポーテジャンタショントランジスタを構築する方法。 (数明の名称)

ベータ特性とパンテスルー特性を改良したパイポーラジャンタショントランジ スタ

明初春

[発明の分野]

本発明は、パイポーラジャンタショントランジスタデバイス構造の分野に関する。

「無明の登書)

現在の高速パイポーラジャンタショントランジスタ (日JT) は、一般的に、 高ペータ (例えば、順方向電流ゲイン) と高ペースパンチスルー抵抗に関する機 合関係に傾的を受けている。

パンテスルーは、十分な高コレタターペース電圧V むで、ニュートラルなペース幅がゼロに近づくように挟められる効果と関連する。ニュートラルなペース幅がゼロに近づくように挟められると、コレタターペース空芝領域は、エミッターペース空芝領域と直接的に連続する。この時点で、コレタタは効率的にエミッタと短続し大電波が扱れる。

ペーチとパンチスルー電圧の効果の両方は、ペースチャージQbを通して結合 される。パイポーラトランジスタのペース保域での全チャージは、ドービング製 度NAとペース幅Wbの費によって決められる。Qbを下げることは、ペータを上 げ、また同時に、パンチスルー電圧を下げる。逆に、Qbを上げることはペータ を下げ、結果としてパンチスルー電圧をより上げる。高ペータと高パンチスルー 低校間のトレードオフは、長年、シリコンパイポーラトランジスタの基本的特徴 アネーケ

過去に、研究者連は、エミック、ベースとその両方のパンドギャップ特性を表えることによって、ベータとパンチスルー電圧の観合効果を切り離す試みを行ってきた。ベースでのパンドギャップを下げることは、例えば、シリコンゲルマニウム (SiGe) 合金の利用によって、許容できるパンチスルー電圧で評価なべー

タ値を生み出す。他方、エミッタ領域のパンドギャップを上げるために、シリコ ンカーボイド (SiC) 合金を利用する実験は、野道な結果を生み出している。 今日、"生成されたパンドギャップ"線造の特性をさらに上げるために、その技術 に扱わる人達によって、重要な研究がなされている。

エミッタ領域とベース領域のバンドギャップを生成する基力が、印象的な結果を生み出す一方、これらの結果は、かなりのコストをかけることなしに生み出されることはなかった。シリコンゲルマニウムやシリコンカーパイドのような合金をミコンダクタを用いたことの欠点の一つは、そのような合金を形成するには、一般に、新型の処理装置を必要とする。例えば、ヘナロジャンタションエピタキシャル個は、分子ピームエピタキシー(MBE)として知られている技術を使って成長される。この方法では、サブストレートは高減空度中に置かれ、分子ピームあるいは構成原子の原子ピームが開射される。

しかしなから、MBE装置の主な問題は、延縮に低い成長率(約、1 ミクロン / h r) で、また、製造環境を操作することは非常に難しく、高い費用がかかる ことである。さらに、ヘテロジャンクション合金を形成するためのMBEのよう な技術は、一般に、現代的な処理装置とその構造(例えば、BICMOSプロセ ス) とコンパチビリテイがない。これらの制限の観点から、MBEのような先婚 のエピタキシャル成長技術は、研究施設や特殊なアプリケーション(例えば、マ イタロ技能値デバイス)に限られてきた。ここで、集積レベルはきびしく制限さ れており、その製造量は同様に小さい。このように、通常のシリコン起理装置と その技術を用いて製造したパイポーラトランジスタで、高ペータと高パンチスル 一定圧を同時に達成する目的は、まだ達成されていない。

本発明は、ホモジャンタションパイポーラデバイスでの高ペータと高パンチスルー電圧を何時に達成する料理を解決するものである。さらに、本発明によれば、その新しいデバイス構造は、通常のシリコン処理装置とリングラフィー技術を用いて、容易に作られる。さらに、本発明は、大電路で大量生産が可能なセミコンダタタ製造装置によく達している。

(発明の受約)

エミック、ベース、コレクタの各領域を備えるキモジャンクションパイポーラトランジスクについて記述されている。第1の実施例では、ベース領域は、エミック領域について水平に配置されるイクストリンシック領域と、整直にエミックをコレクタから分除するイントリンシック領域を含む。そのイントリンシック領域は、さらにイクストリンシック領域に跨速するマイド領域と、一般にエミックの下に配置される中央領域を含む。重要なことには、ベースの水平のドーピングプロファイルは、イクストリンシック領域と中央領域でのドーピング濃度が相対的にイントリンシックペースのサイド領域のドーピング濃度に比べて高く設定されている。

本発明によれば、そのサイド概域は、ベースを検切る水平のドービングプロフ ァイルが、そのサイド領域内に形成される空芝領域を拘束するように、狭く作ら れる。ベースへのコレクケ空芝領域の拡張を繰らすことは、ベータに対して逆の 影響なしに、トランジスタのパンチスルー電圧を上げる有益な効果がある。

「西面の無単な影響」

本見切は、実施例を示すことによって推写されるが、添付園面の間に制度されるものではない。ここでは、似たような参照が、似ている要素を示す。

因1は、1つの1次元系でのドービング機能として、空乏層標を持く関である

図2人は、重くドープされた平導体サンプルと輝くドープされた平導体サンプルを結合する | 次元系に対応して、原待される始果を描いた間である。

図2 Bは、軽くドープされた半導体材料と重くドープされた半導体材料を結合 する2 次元系によって予測され速速された実際の給果を描いた図である。

図3Aは、単純な1次元素で、2つの重くドープされたPNジャンチション駅 にサンドイッチされた、薄く、軽くドープされたPNジャンケションを描いた図 である。

図3 Bは、2次元系下で、図3の構造に対して予測された結果を描く図である

図3 Cは、p型材料中で、高-低-高の水平ドーピングプロファイルを有する3

特表平7-501181 (4)

窟の半導体構造に対する空之領域を示す図である。

ここで、空之屋は、図30に2次元系で描かれていることに住意してほしい。

図もAは、従来のパイポーラジャンケショントランジスク構造の断面図を示す

型4 Bは、図4 AのA-A 練で物質されたトランジスタの水平ドーピングプロファイルを描いた図である。

[好演な実施例の詳細な説明]

次の記述では、新しいパイポーラジャンタショントランジスタギバイス構造が 関係される。ここでは、本発明を徹底的に理解してもらうために、評細なドービ ングレベル、プロセス工程、デイメンジョン等の具体的な評細を公開する。しか しながら、これらの具体的評細は、本発明を実践するためには使われないかもし れないということは、この技術に特遇している人にとって切かなことである。他 の例では、不必要に本発明を曖昧にすることを避けるために、よく知られている 補盈とその処理技術については評細に示していない。

本発明のノカニズムをよりよく理解してもらうために、基本的半導体物性の簡単な認識は存益である。図1を参照して、PNジャンタションの一方のサイドに形成された空乏領域の幅Wdにドーピング譲渡の効果を示す。図1は、置くp*領域とn*個域をもつ置くドープされたジャンタションと、中位にドープされたジャンタションと、中位にドープされたジャンタションと、p*材料とn*材料をもつ軽くドープされたジャンタションとを描いている。図1から明かなように、領Wdは、ドーピングを補らすとともに広がる。

図 8 Aは、単純な I 交元半導体系に使って、重くドープされたサンプルを軽く ドープされたサンプルに結合させた動果を描いている。領域のパイポーラトラン ジスタの一般動作を予測するために、1 改元トランジスタ系は、過去に使われて いる。1 次元物性系は、2 つの異ってドープされた材料値のジャンタションでの 生乏層幅の不速線性を予測していることに注意されたい。より正確な 2 次元系は 、2 つの異なってドープされたサンプル間の狭いインターフェイス保域内の生乏 層幅の形を正確に予測するために必要とされる。図 2 Bでは、軽くドープされた 材料と貫くドープされた材料間の実際のジャンクションが、有限通券領域! 1 に よって示される。

少しばかりより複雑なケースが、図3の3A~3Cに描かれている。ここで、 常く軽くドープされたPNジャンタションが、2つのより広く、より雪くドープ されたPNジャンタション間にサンドイッチされた様子が示されている。重くド 一プされたサンブルは、領域13と領域15によって示されている。また、寒く 経くドープされたサンブルが領域14として示されている。1次元系では、動も って、軽くドープされたサンブルと遠くドープされたサンブル間の選移領域で応 こる空芝層種の変化をとらえることはできない。しかしながら、図3Bの2次元 での練見は、音楽な新しい効果を描いている。

図3 Bでは、軽くドープされたナンブル14での空之層値は、1次元系で予測されたほど、p-領域とn-領域へ拡張しないことに注意されたい。もし、領域14の厚さが十分小さい(例えば、約0.119 pン組のオーダで)と、この狭いサンブルの空乏領域は、完全な1次元編まで拡張することが抑制される。空乏領域が減る異は、図3 Bでは AWdとして描かれている。

より広くより重くドープされたサンブルによって囲まれた、薄く狭く軽くドープされたサンブル内で空乏幅が抑制される現象は、本発明のキーコンセプトである。この効果は、図3日に示される特定構造に制度されないことに注意されたい。同じ効果が、PNジャンタションの一方のサイドだけが軽くドープされる薄いサンブルを用いることで達成される。この状態は、図3 Cに示される。

図3 Cでは、領域 1 4 O P N \mathcal{Y}_{+} \mathcal{Y}_{+} \mathcal{Y}_{-} \mathcal{Y}_{-}

図3 Cの構造では、ドーピング譲度は領域13、14、15に終って広範囲に 均一であるので、ジャンタションのドナー (n型) サイド上のデブリション領域 は、及小の影響を受ける。他方、アクセブタ (p型) サイド上の空之領域は、領 域14に減って変化する。ここで、重要な点は、バイダーラジャンタショントラ

ンジスタのベースでの、頃たようなp*/p*/p*/水平ドーピングプロファイルを 観察することによって、高ペータを開助に維持しながら、趣く軽くドープされた ペース概读内のパンチスルーを減らすことが可能であるということである。即ち 、水発明のポイントは、前述の途域できない目標、即ち、キモジャンタションパ イポーラトランジスタで、高パーフォーマンスな高ペータと高パンチスルー電圧 を達成するために、ペース領域に渡る水平ドーピングプロファイルを作ることに 階する。

図4.Aは、従来技術のパイポーテトランジスタの新面面である。図4.Aのトランジスタは、半導体サブストレートに形成されたコレタタ領域2.0 を含む。コレクタ領域は、様体的にはN型が重くアープされる。

n*コレチタ領域の直上は、イタストリンシッタペース領域21とイントリンシッタペース領域23を備えるペース領域である。デバイスのペース抵抗を下げるために、イタストリンシッタ領域はp型のドーブ飛が重くドープされている。対照的に、高順方向電流ゲインを提供するために、イントリンシッタペース領域23 (エミッタ25のn*の直下に配置されている)は、柱くドープされている。面4人のバイボーラトランジスタの基礎的動作原理は、よく理解されており、そのため、このアプリケーションでは詳細は採明しない。

図4日は、図4Aのトランジスタの水平のデイメンジョンからペース領域を検 断するドーピング濃度NAのプロットである。ライン2日は、カットラインA-A "上での水平のドーピングプロファイルを示す。イントリンシックペース領域対 イタストリンシックペース領域の異なるドーピング濃度は、イントリンシックペ -ス領域23内の相対的により低いドーピング濃度レベルに反映される。

図4 Cは、エミック空乏領域とコレタク空乏領域が、それぞれベース領域2 1 とベース領域2 3 への放張を表現する破極2 8 と 2 9 を含む、図 4 人のバイボー ラジャンタショントラングスタを描いている。これらの空乏領域のベース領域へ の2 3 への拡張は、決い序空乏イントリンシッタベース領域3 0 だけを表すこと に注意されたい。高ペータと高速性を得るために、決いベースが望まれるが、コ レタターベース電圧のどんな地面でも、空乏領域2 9 は、さらにベース領域2 3 へ放張し、最終的に空乏領域2 8 に至る。このように、図4 A ~ 4 C に示される 高ペータBJTを得るためのペナルティは、パンチスル一種圧が低くなるという 好ましくないことが起こることである。他方、非空之ペース模は30年広げたり 、そのドーピングを増加させることは、ペータを低くし速度を下げるだけで、パ ンチスルー種圧を上げる。

本発明のデバイス構造は、図5A-5Cに協かれている。本発明での構造と使来技術での構造で、最も著しく異なる点は、置くドープされた中央のイントリンシックペース領域37位、相対的に任くドープされたイントリンシックペース領域33によって、イタストリンシックペース領域33によって、イタストリンシックペース領域37は、両方ともエミック25の下に配置される。同時に、イクストリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンシックペース領域31とイントリンション・

本発明の計画は実施例では、エミッタ領域25は、ほぼり、2~0.3ミクロン 傾で、約0.05ミクロンの要さに形成されている。通常のベース幅は、約0.1 ミクロンである。イクストリンシックロ*ベース領域31は、ベース医院を結ら すためにある。領域31は、集盟的には、ドープ剤のシリコンサブストレートへ の拡散によって形成される。本実施的では、p*イクストリンシックベース領域 31は、約3.0×10¹¹アトム/cm*の複変のイオン住人がなされる。

イントリンシッタペース領域33はまた、典型的には、マスキング層を過して イオン住人によって形成される。好ましくは、ペース領域33は、約5.0x1 0"アトム/cmの測定のイオン住人がなされる。

本発明の主な特徴は、ベース値域を視断する水平のドーピングプロファイルが、風味のBJTに比較してより高く変えられているということである。好ましくは、イントリンシックペース内のドーピング量(これから、全チャージQb)が通常の約5分の1に捕らされる。それから、局所的に重くドープされたり・領域31を生成するために、第2のペース往入工程が、イントリンシックペース領域33の中央上に配置されるマスキング層を通して実行される。領域37に対する往人は、通常エミッタ35の形成に先だって実行される。本実施例では、エミッタ35を形成するために使われたマスキング層はまた。領域37の住人のために

特表 平7-501181 (6) こで、コレクターペース空を放城は、サンドイッチされたドーピングプロファイ

使われる。

局所的p・領域3 7 は、好ましくは概率のイントリンシックペースチャージレベルの約2 倍にドープされる。領域3 7 の注入後、デバイスはエミック3 5 の注入や拡散に先だって、選択的にアニーリングサイクルが実行される。図5 A の領急を領策する方法は数多くあることはよく知られており、本発明は、幅広い研証技術とプロセス技術を使うことができるであろう。それ故、本発明は、記述した特定の実施例に限定されることはない。

図5 A に捨かれている基本的特徴は、中央領域3 7 を備えることが、複本的にベース領域の水平のドーピングプロファイルを変えることである。具体的に含えば、領域3 7 を備えることは、軽くドープされたイントリンシックベース領域のとても狭い領域を生成し、その領域3 7 はより置くドープされたイタストリンシックベース領域と中央のベース領域によって図まれる。この基本的構造の改良は、ベータに逆の影響を与えることなくパンチスルー電圧特性を改良する。

図5 Bは、図5 Aのトランジスタ構造に対する水平のドーピングプロファイルを示す。ここで、ドーピング適度は、狭い関隔(p*) 3 9 内では非常に低くなり、イタストリンシッタベース領域(p*) 3 1 を中央のベース領域(p*) 3 7 から分離することに注意されたい。中央領域3 7 では、ドーピング適度はライン 3 8 によって示され、イクストリンシッタベース領域3 3 のドーピング適度より 非常に高くなるということを示している。本変地例では、領域3 7 のドーピング適度は、イタストリンシッタベース領域3 1 に関するドーピング過度よりわずかに低いが、それらの領域にはほぼ同じ量がドープされてもよい。

水平のベースの寸技で、2つのp・領域の近接した関隔のために、図5人-図5 Cで示される状態は、図3Cで示される状態に類似している。つまり、狭い関係 のために、コレタターベース空気壊は、資常の相対的ドーピング濃度が与えら れているp・イタストリンシッタベース領域33の中までは拡張しない。言い替 えれば、空之領域は、ベースの高/低/高の水平のドーピングプロファイルによ って抑制されている。それ故、完全に拡張することは許されない。この空乏状態 は、図5Cに描かれている。コレクターベース空乏領域は、破壊41によって示 されており、エミッターベース空之領域は、破壊40によって示されている。こ 上述したように空乏領域を抑制することは、ベース電波が高低はピンチトベース (the high resistance pinched base) に水平に度れることによって引き起こされる電圧降下による古典的なエミッタエッジ効果とは無関係である。むしろ、インチスルー電波の感的な減少と同時に起こるベータの増大は、エミッタ下に重くドープされた/わずかにドープされた/重くドープされた水平基準のプロファイルによって、コレクターベース空之領域の拡張を確実に制限することになる。本実施例では、この関係は極端に小さく、約0.05ミタロン幅である。

また、ゲインの全増加のために、最大助作周放散(例えば、P.) はまた、著しく改良される。一例として、現在の最新技術のシリコンホモジャンタションパイポーラトランジスタは一般に、3ポルトのコレタタ電圧で約1ナノアンペアのパンチスルー電流に対して、約100の最大ペータをもつ。このデバイスの優準的F.は、およそ40GHzである。対照的に、本発明に基づいて構築されたデバイスは、約500のペータ、3ポルトで約1ピコアンペアのパンチスルー電流、55GHzに近いF.を示す。さらに、ペース抵抗とペースーコレタタ容量は、だいたい従来構造のものと同じである。軽くアープされた領域(ここでは、大多欧のエミッタ電流が順方向バイアス下で住入される)のより小さいポテンシャル機器のために、本発明のバイポーラトランジスタのターンオン電圧、即ちVbcは

わずかに減少する。

本効例の他の重要な最低点は、図5人-図5 Cのパイポーラトランジスタが、コレタタ電圧が5 Vで十分実行できるということである。コレクターエミッタ電圧が5 Vでは、ほんの1ナノアンペアのパンチスルー電流で、デバイスの下。が約60 GH **まで上がる。エミッタ室下の埋め込み層に挟いスパイタを加えることで、トランジスタの関波数特性を、さらに改良することができる。これは、ペースコレタタ容量の著しい増大なしに、コレタタを行時間を減らす手段となる。

版体のパイポーラトランジスタのパフォーマンスの改良に加えて、本発明は、 将来のBJTのスケーラビリテイを着しく投張することを保証する。この技術を 使って、例えば、トランジスタを、進圧供給を傾らすことなしに、より大きく積 価的にスケーリングすることができる。このように、本発明は、健康の供給電圧 でのコンパチビリテイをもち、システムコストを可能な限り低く抑えることがで きる。

本発明は、具体的にハイスピードバイボーラトランジスタのパフォーマンスを 改良するために、空乏領域を解離するコンセプトを具体化しているが、この技術 はまた、より一般に位のアプリケーションに適用できる。言い替えれば、より重 くドープされた領域によって囲まれた後く軽くドープされた領域の形成は、その 軽くドープされた領域内の関連空芝領域の放張が減らし、関連いなく他の半導体 デバイス構造で役にたつことがわかっている。例えば、同じコンセプトを、上述 した型に似ているが、反対の伝導型をもつ構造のpnpデバイスのパフォーマン スを改良するために使うことができる。しかしながら、どちらかの場合において 、空芝幅の基礎の効果的影響を行うのに、その観聴が、およそ0、10 ミタロン (または、より小さい) 種でなければならないということはない。

さらに、上述した方法で構築されたペースドーピングプロファイルを形成する 具体的技術は、利用できるであろう多くの処理方法の1つを示しているにすぎない。他の実施例では、より重くドープされた材料の連結したシートに配列された 小さな穴とスロットの手及によって、より重くドープされた領域に囲まれた、ほくドープされた狭い制備を形成するかもしれない。そのような代替え手及は、本

免別の補神と範囲内で容易に考えられるものである。

図5A-図5Dは、本発射の構造を構整するための一つの代替え方法を描いている。例えば、図6Aは、使来の処理技術で形成したコレタク領域30を描いている。 質くドープされたp*領域46は、コレタク領域30の底上に形成される。 領域46は、機能的には拡散やイオン性入によって形成される。 マスキング層 48は、夏くドープされるp型領域46に対する窓に基づいて形成される。 (層48に使われる耐火性のマスキング層の例は、2階化クリコンである)。

マスキング層 4 8 のパターニングのつぎに、軽くドープされたp "領域 5 1 を 形成するために、補債ドープ前がサブストレートに注入される。これは、図 6 B ド矢印5 0 で示されている。最強、補債ドープ前は、拡散かイオン往入の一方に よって注入される。それから、マスキング層 4 8 の塞よりわずかに大きい補償さ れた領域 5 1 を形成するために、ドープ前が水平に拡散される。代わりに、領域 5 1 よりわずかに大きい水平の面積を作るために、帰債ドープ所を鈍めにイオン 往入するか、水平の注入飲品を行う方法が信頼できる方法である。


そして、耐火性マスキング面48なしに、追加のドープ剤がシリコンサプストレートに往入されるか拡致される。これは、図60に矢印51で示されている。程準的には、領域46を形成するために使われるドープ剤は、領域52を形成するために使われるものと同じである。即ち、領域52と領域46のドーピング譲渡は、ほとんど同じである。しかしながら、領域52の水平拡散や拡張は、領域51に関連する領域より小さいということが重要である。これは、狭く延くドープされた領域51が領域52の周辺あたりに形成されることを確実にする。BJTのために、領域52が、より高速度にドープされた中央イントリンシックペース省域を形成することとはすでに関知のことである。


ペース領域を完成させるために、マスキング間48は取り除かれ、エミック55は、従来の写真技術を使って形成される。その技術を実践している人は、上途の方法が、小さいことが要求される機械51を形成するために、斜観が容易な拡散や住人プロセスに登載のある前述のプロセスに関して、かなり有効な点をもつことを正しく評価できるであろう。


本苑明は、ある実施例と共に記述されているが、本発明は、他の様々な方法で

特表平7-501181 (6)


住人されてもよいことは正しく理解されるであろう。例えば、既保の改良された 特性を育するpnpトランジスタは、p型領域とn型領域を反転することによっ て、本処別に対応することがわかるであろう。結局、図によって示され、説明さ れた特定の支進例は、決してこれに限定するものではない。これら実施例の呼称 への言及は、本処別に対して基本的とみなされる特徴についてだけ対策している 独収の範囲を部項するものではない。










特表平7-501181 (ア)



2 4







符表平7-501181 (8)

フロントページの統合

(81)指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG), AT, AU, BB, BG, BR, CA, CH, CS, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, PL, RO, RU, SD, SE